清华大学-奕斯伟计算｜物联网芯片研发商

近年来，RISC-V在物联网、智能家居等领域发展势头强劲，并正在向智能汽车、产业、边缘计算等领域拓展。作为一种开源计算架构，RISC-V具备指令精简、模块化、低成本、可定制化等特性，更适用于芯片使用场景更碎片化、差异化的AIoT时代。

继X-86、ARM架构之后，RISC-V架构有望成为芯片计算架构的第三极。数据显示，2022年RISC-V架构处理器核出货量突破具有里程碑意义的100亿颗。据预测，到2025年RISC-V架构处理器核的出货数量将达到800亿颗，市场前景广阔。

奕斯伟计算是一家以RISC-V为核心的新一代计算架构芯片与方案提供商，自2019年创立以来坚定RISC-V计算架构自主研发，推动RISC-V架构芯片产品的规模化应用。目前，奕斯伟计算已形成软硬一体的全栈平台，拥有32位和64位系列化CPU IP。

数据来源：Quickin

32位自研CPU IP覆盖从超低功耗电子标签到高能效无线连接等多种嵌入式应用场景；64位高性能自研CPU IP也在多媒体、无线路由、边缘计算等应用场景落地；车规级32位、64位的CPU IP应用于车用微控制器、辅助驾驶、车联网等场景，进一步拓展和丰富RISC-V的应用生态。

奕斯伟计算S700 64位通用处理器是高性能64位RISC-V应用级CPU IP

在信息安全生态方面，奕斯伟计算自主定义的RISC-V安全扩展，可应用于自研的32位、64位CPU和芯片产品，提升基于RISC-V CPU的产品信息安全保护能力，满足智能穿戴、智能电视、机顶盒、车载、车联网等多场景安全业务需求。

奕斯伟计算积极参与RISC-V开源软件生态建设，向开源社区主线贡献RISC-V相关patch，提升RISC-V软件系统适配的自主化与规范化。截至去年，奕斯伟计算被开源社区正式接受的patch数量已迅速增至60余项，并被纳入多个开源社区主线源代码。

当前，奕斯伟计算已与多家全球战略客户建立合作。未来，还将进一步迭代和丰富产品矩阵，同时通过开源生态、共性技术开发平台等推动半导体产业链开放合作，助力RISC-V产业全场景落地。

奕斯伟计算行业合作伙伴

近期，国际性标准化团体组织——中关村标准化协会下设的“集成电路标准化技术委员会”正式揭牌成立，将在集成电路制造、设计及EDA工具、装备与材料等领域，开展团体标准的制修订工作，促进成员单位间的交流协作，加速集成电路产业标准化进程，推动产业整体实力提升。

成立大会上，标委会副主任委员、奕斯伟计算高级副总裁、首席技术官何宁，发表《携手共建RISC-V生态，打造新一代数字基础设施》主题演讲。

标委会副主任委员、奕斯伟计算高级副总裁、首席技术官何宁，发表主题演讲

在资本市场上，奕斯伟计算受到了众多投资者的青睐。截至目前，共完成7轮融资，估值超百亿元。2023年6月，奕斯伟计算宣布完成最新一轮超30亿元D轮融资，由金融街资本领投，国鑫创投联合领投。

亦庄国投、瑞丞基金、中新基金、奕行基金、广发乾和、建投投资、广州产投集团、国家集成电路产业投资基金二期、云从科技、鹃湖梦想、初芯基金、策源资本、超高清产业基金等机构跟投，光源资本担任独家财务顾问。本轮融资将用于研发投入。

数据来源：Quickin